De memory wall doorbroken: gestapelde 3D-chips voor AI

Hardware · AI · Chips De memory wall doorbroken: gestapelde 3D-chips voor AI Onderzoekers stapelden geheugen en rekenlogica in lagen boven op elkaar, en lieten het bij een Amerikaanse foundry maken. Dat raakt precies de flessenhals die AI het meeste energie kost. Terwijl de aandacht in AI meestal uitgaat naar grotere modellen en snellere GPU's, ligt een van de hardnekkigste knelpunten ergens anders: niet in het rekenen zelf, maar in het heen en weer schuiven van data. In december 2025 presenteerde een team van Stanford, samen met Carnegie Mellon en een Amerikaanse chipfabrikant, een aanpak die dat probleem bij de wortel wil aanpakken. In plaats van geheugen en processor naast elkaar op een printplaat te zetten, bouwen ze die functies in gestapelde lagen op een enkele chip. Het klinkt technisch, maar de inzet is heel concreet: chips die dezelfde berekening doen met minder energie en minder vertraging. Voor AI, waar stroomverbruik inmiddels een keiharde rem is, is dat geen detail maar de kern van het verhaal. Het echte probleem heet de memory wall In een klassieke computer zitten de rekeneenheid en het werkgeheugen fysiek van elkaar gescheiden. Elke bewerking betekent dus data ophalen uit het geheugen, verwerken, en het resultaat weer terugschrijven. Dat model, bedacht in de begintijd van de computer, werkt prima zolang rekenen de trage stap is. Maar processoren zijn decennialang veel sneller geworden dan de verbinding naar het geheugen. Het gevolg is de zogeheten memory wall: de rekeneenheid zit een groot deel van de tijd te wachten op data. Bij AI-werk is dat effect extra pijnlijk. Een taalmodel bestaat uit miljarden parameters die telkens uit het geheugen naar de rekenkernen moeten stromen. Het verplaatsen van al die getallen kost vaak méér energie dan de vermenigvuldigingen en optellingen zelf. Je betaalt met andere woorden niet vooral voor het rekenen, maar voor het transport. In het kort: de bottleneck van moderne AI-chips zit steeds minder in rekenkracht en steeds meer in bandbreedte, latency en energieverbruik van het datatransport tussen geheugen en processor. Wat de onderzoekers anders doen De klassieke oplossing is: zet het geheugen zo dicht mogelijk bij de processor. Dat gebeurt vandaag al met HBM-geheugen dat naast een GPU wordt geplaatst en met chiplets die via een interposer verbonden zijn. Effectief, maar de data moet nog steeds zijwaarts over relatief lange, energievretende verbindingen. De nieuwe aanpak gaat een stap verder en werkt monolithisch 3D: geheugen en logica worden niet naast elkaar gelegd, maar in verticale lagen direct op elkaar gefabriceerd, verbonden door een enorm aantal korte verticale doorverbindingen. Doordat data nu millimeters korter en verticaal reist in plaats van zijwaarts over een chip, dalen zowel de vertraging als het energieverbruik van het transport. De sleutel zit in de materialen. Traditioneel silicium moet bij zeer hoge temperaturen worden verwerkt, wat een al aangebrachte onderlaag zou beschadigen als je er een tweede laag op probeert te bakken. Het onderzoek leunt daarom op de N3XT-benadering van Stanford, met transistoren op basis van koolstofnanobuisjes en geheugen van het RRAM-type die bij veel lagere temperaturen te maken zijn. Zo kun je laag na laag stapelen zonder wat eronder ligt kapot te maken. De winst zit hem niet in een snellere transistor, maar in het wegnemen van de afstand die data moet afleggen. Minder reizen betekent minder wachten en minder stroom. Waarom een Amerikaanse foundry ertoe doet Een demonstratie in een universiteitslab is één ding, maar het opvallende aan dit nieuws is dat de chip bij een commerciële Amerikaanse chipfabrikant is gemaakt, niet in een academische cleanroom. Dat is belangrijk om twee redenen. Ten eerste laat het zien dat de techniek compatibel is met bestaande fabricageprocessen en dus niet volledig van nul opgebouwd hoeft te worden. Ten tweede past het in de bredere beweging om geavanceerde chipproductie weer op eigen bodem te krijgen, een thema dat de afgelopen jaren zwaar politiek is geworden. 3DGeheugen en logica in gestapelde lagen in plaats van naast elkaar ↓ energieKortere, verticale verbindingen verlagen de kosten van datatransport US-foundryGemaakt bij een commerciële Amerikaanse fabrikant, niet alleen in het lab Waar de energie nu naartoe gaat Om te begrijpen waarom "korter reizen" zo veel oplevert, helpt een vereenvoudigd beeld van waar de energie in een geheugenintensieve AI-bewerking blijft. De verhoudingen hieronder zijn illustratief en niet de exacte meetwaarden uit het onderzoek, maar ze laten het patroon zien dat de memory wall zo hardnekkig maakt: het transport domineert. Energieverdeling bij een geheugenintensieve bewerking (illustratief) Schematische weergave, geen exacte meetwaarden Datatransport ~70% Rekenen ~30% Transport (3D) fors lager Datatransport Rekenwerk De boodschap is simpel: als transport het leeuwendeel van de energie opslokt, dan levert het verkorten van dat transport meer op dan opnieuw sleutelen aan de rekeneenheden. Precies daar mikt de gestapelde 3D-aanpak op. Nuchter blijven: de weg naar productie Zo veelbelovend als het klinkt, dit is nog geen chip die volgend kwartaal in je laptop of in een datacenter zit. Koolstofnanobuisjes en RRAM zijn technologisch volwassen aan het worden, maar het opschalen naar de opbrengsten, betrouwbaarheid en volumes die de industrie eist, is een aparte uitdaging. De geschiedenis van halfgeleiders zit vol met veelbelovende labdoorbraken die jaren nodig hadden voordat ze massaproductie haalden, als dat al lukte. Bovendien staat deze aanpak niet alleen. Ook gevestigde partijen stapelen inmiddels: geheugen dicht op logica via geavanceerde packaging, en processorlagen op elkaar. Het verschil zit in hoe diep de integratie gaat. Monolithisch 3D belooft de innigste verweving, maar juist die innigheid maakt de fabricage complex. Waarom dit toch telt: zelfs als de eerste toepassingen nichewerk zijn, zoals sensoren die ter plekke data verwerken of energiezuinige AI aan de rand van het netwerk, verschuift de aanpak het gesprek. Niet "hoe krijgen we meer rekenkracht", maar "hoe zorgen we dat data minder hoeft te reizen". Wat je hiervan moet onthouden De belangrijkste les gaat verder dan één chip. De grens van AI-prestaties verschuift van pure rekenkracht naar datalogistiek: bandbreedte, latency en vooral energie. Wie die drie tegelijk verbetert, wint. Gestapelde, monolithische 3D-chips zijn een geloofwaardige poging om dat te doen door het probleem letterlijk plat te drukken, of eigenlijk: op te stapelen. Voor de gewone gebruiker vertaalt dit zich op termijn mogelijk naar AI die meer lokaal draait, op je apparaat, zonder dat de accu of het stopcontact het begeeft. En voor datacenters zou elke procent minder energie per bewerking, bij de schaal waarop AI nu draait, neerkomen op serieuze besparingen. Dat maakt een schijnbaar obscuur onderwerp als de memory wall opeens heel relevant voor je energierekening. Bronnen Stanford Report, "Researchers unveil groundbreaking 3D chip to accelerate AI" (10 december 2025) Stanford Engineering, "Scientists and U.S. foundry achieve 3D chip breakthrough to accelerate AI" (10 december 2025) Carnegie Mellon University, ECE, "3D Chip Breakthrough to Accelerate AI" (12 december 2025) BigDATAwire, "A New 3D Chip Design Targets One of AI's Biggest Data Bottlenecks: The Memory Wall" (24 december 2025) ScienceDaily, "This new 3D chip could break AI's biggest bottleneck" (december 2025)

De memory wall doorbroken: gestapelde 3D-chips voor AI

Reacties 0

Meer tech artikelen

Van speculatie naar salaris: hoe stablecoins de betaalwereld overnemen

De open aanval: hoe Alibaba's Qwen het AI-landschap kantelt

GTA VI in zestien beelden: de Extended Look van dichtbij